XCVU9P-2FLGA2104I - Integratsiyalashgan sxemalar, o'rnatilgan, FPGAlar (dalada dasturlashtiriladigan eshiklar massivi)

Ishlash printsipi:
FPGA'lar ichki uch qismdan iborat bo'lgan Logic Cell Array (LCA) kabi kontseptsiyadan foydalanadi: Konfiguratsiya qilinadigan mantiqiy blok (CLB), Kirish chiqish bloki (IOB) va ichki o'zaro bog'liqlik.Field Programmable Gate Arrays (FPGA) an'anaviy mantiqiy sxemalar va PAL, GAL va CPLD qurilmalari kabi eshik massivlaridan farqli arxitekturaga ega bo'lgan dasturlashtiriladigan qurilmalardir.FPGA mantig'i ichki statik xotira katakchalarini dasturlashtirilgan ma'lumotlar bilan yuklash orqali amalga oshiriladi, xotira kataklarida saqlangan qiymatlar mantiqiy hujayralarning mantiqiy funktsiyasini va modullarning bir-biriga yoki I / ga ulanish usulini aniqlaydi. O.Xotira hujayralarida saqlanadigan qiymatlar mantiqiy hujayralarning mantiqiy funktsiyasini va modullarning bir-biri bilan yoki I/U lar bilan bog'lanish usulini va oxir-oqibat cheksiz dasturlash imkonini beruvchi FPGA-da amalga oshirilishi mumkin bo'lgan funktsiyalarni aniqlaydi. .

Chip dizayni:
Chip dizaynining boshqa turlari bilan solishtirganda, FPGA chiplari uchun odatda yuqori chegara va yanada qat'iy asosiy dizayn oqimi talab qilinadi.Xususan, dizayn FPGA sxemasi bilan chambarchas bog'langan bo'lishi kerak, bu esa maxsus chip dizaynini yanada kengroq miqyosda yaratishga imkon beradi.Matlab va C tilidagi maxsus dizayn algoritmlaridan foydalangan holda, barcha yo'nalishlarda silliq o'zgarishlarga erishish mumkin bo'lishi va shu bilan uning hozirgi asosiy chip dizayn fikrlashiga mos kelishini ta'minlash kerak.Agar shunday bo'lsa, unda odatda komponentlarning tartibli integratsiyasiga va mos keladigan dizayn tiliga e'tibor qaratish kerak bo'ladi, bu foydalanish mumkin va o'qilishi mumkin bo'lgan chip dizaynini ta'minlaydi.FPGA-lardan foydalanish joriy kodning qandaydir tarzda yozilganligini va dizayn echimining maxsus dizayn talablariga javob berishini ta'minlash uchun platani tuzatish, kodni simulyatsiya qilish va boshqa tegishli dizayn operatsiyalarini amalga oshirish imkonini beradi.Bunga qo'shimcha ravishda, loyiha dizaynini optimallashtirish va chipning samaradorligini oshirish uchun dizayn algoritmlariga ustunlik berish kerak.Dizayner sifatida birinchi qadam chip kodi bog'liq bo'lgan aniq algoritm modulini yaratishdir.Buning sababi, oldindan ishlab chiqilgan kod algoritmning ishonchliligini ta'minlashga yordam beradi va umumiy chip dizaynini sezilarli darajada optimallashtiradi.To'liq kengashda disk raskadrovka va simulyatsiya sinovlari bilan manbada butun chipni loyihalashda sarflanadigan tsikl vaqtini qisqartirish va mavjud apparatning umumiy tuzilishini optimallashtirish mumkin bo'lishi kerak.Ushbu yangi mahsulot dizayni modeli ko'pincha, masalan, nostandart apparat interfeyslarini ishlab chiqishda qo'llaniladi.

FPGA dizaynidagi asosiy muammo apparat tizimi va uning ichki resurslari bilan tanishish, dizayn tili komponentlarni samarali muvofiqlashtirishga imkon berishini ta'minlash va dasturni o'qish va undan foydalanishni yaxshilashdir.Bu, shuningdek, talablarni qondirish uchun bir nechta loyihalarda tajriba orttirishi kerak bo'lgan dizaynerga yuqori talablarni qo'yadi.

 Algoritm dizayni loyihaning yakuniy bajarilishini ta'minlash, loyihaning haqiqiy holatidan kelib chiqqan holda muammoni hal qilishni taklif qilish va FPGA operatsiyasining samaradorligini oshirish uchun oqilonalikka e'tibor qaratishi kerak.Algoritmni aniqlagandan so'ng, keyinchalik kod dizaynini osonlashtirish uchun modulni qurish oqilona bo'lishi kerak.Samaradorlik va ishonchlilikni oshirish uchun kodni loyihalashda oldindan ishlab chiqilgan koddan foydalanish mumkin.ASIC-lardan farqli o'laroq, FPGA-lar qisqaroq rivojlanish tsikliga ega va ular apparat strukturasini o'zgartirish uchun dizayn talablari bilan birlashtirilishi mumkin, bu esa kompaniyalarga yangi mahsulotlarni tezda ishga tushirishga yordam beradi va aloqa protokollari etuk bo'lmaganda nostandart interfeyslarni ishlab chiqish ehtiyojlarini qondirishi mumkin.