Yangi original XC18V04VQG44C Spot zaxirasi FPGA dalada dasturlashtiriladigan darvoza massivi mantiqiy IC chipli o'rnatilgan sxemalar

Mahsulot atributlari

Hujjatlar va OAV

Atrof-muhit va eksport tasniflari

Qo'shimcha manbalar

Xilinx xotirasi - FPGA uchun konfiguratsiya proms

Xilinx XC18V00 seriyali tizimda dasturlashtiriladigan konfiguratsiya PROMlarini taqdim etadi (1-rasm).Ushbu 3.3V oilasidagi qurilmalar 4 megabit, 2 megabit, 1 megabit va 512 kilobit PROMni o'z ichiga oladi, ular Xilinx FPGA konfiguratsiya bit oqimlarini qayta dasturlash va saqlash uchun qulay, tejamkor usulni ta'minlaydi.

FPGA Master Serial rejimida bo'lsa, u PROMni boshqaradigan konfiguratsiya soatini yaratadi.Idoralar va OE yoqilgandan so'ng qisqa kirish vaqti FPGA DIN piniga ulangan PROM DATA (D0) pinida ma'lumotlar mavjud.Yangi ma'lumotlar har bir ko'tarilgan soat chekkasidan keyin qisqa vaqt ichida mavjud bo'ladi.FPGA konfiguratsiyani yakunlash uchun tegishli miqdordagi soat pulslarini hosil qiladi.FPGA Slave Serial rejimida bo'lsa, PROM va FPGA tashqi soat bilan ishlaydi.

FPGA Master Select MAP rejimida bo'lsa, FPGA PROMni boshqaradigan konfiguratsiya soatini yaratadi.FPGA Slave Parallel yoki Slave Select MAP rejimida bo'lsa, tashqi osilator PROM va FPGA-ni boshqaradigan konfiguratsiya soatini yaratadi.Idoralar va OE yoqilgandan so'ng, ma'lumotlar PROM DATA (D0-D7) pinlarida mavjud.Yangi ma'lumotlar har bir ko'tarilgan soat chekkasidan keyin qisqa vaqt ichida mavjud bo'ladi.Ma'lumotlar CCLK ning quyidagi ko'tarilgan chetida FPGA ga o'rnatiladi.Erkin ishlaydigan osilator Slave Parallel yoki Slave Select MAP rejimlarida ishlatilishi mumkin.

Quyidagi qurilmaning CE kiritishini boshqarish uchun CEO chiqishi yordamida bir nechta qurilmalarni kaskadlash mumkin.Ushbu zanjirdagi barcha PROMlarning soat kirishlari va DATA chiqishlari bir-biriga bog'langan.Barcha qurilmalar mos keladi va ular oilaning boshqa a'zolari yoki XC17V00 bir martalik dasturlashtiriladigan seriyali PROM oilasi bilan kaskadli bo'lishi mumkin.